### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 11242647 A

(43) Date of publication of application: 07.09.99

(21) Application number: 10043221
(22) Date of filing: 25.02.98

(71) Applicant: MATSUSHITA ELECTRIC IND COLTD
(72) Inventor: KAKIAGE TORU

## (54) INFORMATION PROCESSOR


(57) Abstract:

PROBLEM TO BE SOLVED: To quickly transfer data even in the case of parallel occurrence of DMA(direct memory access) requests of plural channels by providing a DMA control means which has plural channels and generates DMA requests of channels independently of one another.

SOLUTION: A DMA control means 5 which has at least two channels and generates DMA requests of channels independently of each other, bus interface means which are independent of one another for resources where DMA is executed out of resources taken as objects of DMA, and an arbitration circuit 62 which performs arbitration independently for each bus in the case of simultaneous occurrence of DMA requests and requests from a bus master other than DMA are provided. If a channel 1 start request 108, a channel 2 start request 109, and a channel 3 start request 110 are asserted from a disk I/F, an error counting circuit, and a host I/F respectively, a bus controller 6 performs arbitration in the arbitration circuit 62 in accordance with the value

of a precedence signal 601.

COPYRIGHT: (C)1999,JPO



## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平11-242647

(43)公開日 平成11年(1999)9月7日

(51)IntCL<sup>6</sup>
G 0 6 F 13/18

職別記号 510

G06F 13/18

FΙ

510B

# 審査請求 未請求 請求項の数3 OL (全 11 頁)

(21)出顧番号

特願平10-43221

(22)出顧日

平成10年(1998) 2月25日

(71) 出頭人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72) 発明者 書上 透

大阪府門真市大字門真1006番地 松下電器

産業株式会社内


(74)代理人 弁理士 施本 智之 (外1名)

# (54) 【発明の名称】 情報処理装置

# (57)【要約】

【課題】 複数のチャネルのDMA要求が並列して発生した場合にも高速にデータ転送を行うことができるとともに、外部メモリの性能を十分に引き出すことができる情報処理装置を提供することを目的とする。

【解決手段】 少なくとも2つ以上のチャネルを有し、該チャネルごとに独立してDMA(ダイレクト・メモリ・アクセス)要求を生成するDMA制御手段5と、前記DMAの対象となる資源の中で並列にDMAが実行される資源に対しては各々独立したバス112、113および114と、前記DMA要求およびDMA以外のバスマスタからの要求が同時に発生した場合に各バスごとに独立して調停を行う調停手段とを有するバス制御手段を備え、複数チャネルのDMAを並列に実行する。



### 【特許請求の範囲】

【請求項1】 少なくとも2つ以上のチャネルを有し、該チャネルごとに独立してDMA(ダイレクト・メモリ・アクセス)要求を生成するDMA制御手段と、前記DMAの対象となる資源の中で並列にDMAが実行される資源に対しては各々独立したバスインターフェイス手段と、前記DMA要求およびDMA以外のバスマスタからの要求が同時に発生した場合に各バスごとに独立して調停を行う調停手段とを有するバス制御手段を備え、複数チャネルのDMAを並列に実行することを特徴とする情報処理装置。

【請求項2】 前記バス制御手段は複数のバスアクセス 要求が同時に発生した場合に、その優先順位を設定する 優先順位レジスタを備え、前記優先順位レジスタに設定 された値に従って調停を行うことを特徴とする請求項1 記載の情報処理装置。

【請求項3】 前記バスインターフェイス手段は、前記DMAの対象となる資源のアクセスにおいて、DMA発生の頻度が少ない資源に対してはアクセス時間を延ばすことを特徴とする情報処理装置。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、内部に複数チャネルのDMA制御装置とバス制御装置を有する情報処理装置に関する。特に、複数チャネルのDMAを並列動作させることにより高性能を実現する情報処理装置に関する。

【従来の技術】近年の電子技術の発展により、CD (コンパクト・ディスク)、DVD (ディジタル・ビデオ・ディスク)等の光ディスク装置が普及し、あらゆる分野で用いられている。これらの光ディスク装置においては、ディスクから読み出したデータにはエラーが多数含まれており、それを実用可能なレベルに訂正するエラー訂正処理が必須になっている。しかし、光ディスクの回転速度が増加するにしたがって、このエラー訂正をいかに高速に行うかが課題となっている。その中で最大の問題は、エラー訂正を行う情報処理装置中でいかに高速にデータ転送を行うかという点である。

【0003】図5は従来のエラー訂正処理を実行する情報処理装置のブロック図を示している。図5において、200は情報処理装置、2は外部メモリ、100および 40101は情報処理装置200と外部メモリ2とを接続する外部アドレスバスおよび外部データバスである。情報処理装置200は、ROM3と、中央処理装置(以下CPUと記す)4と、3チャネルのダイレクト・メモリ・アクセス・コントローラ(以下DMACと記す)50と、バス制御装置(以下BCUと記す)60と、ディスクI/F7と、エラー計算回路8と、ホストI/F9と、MPEG I/F10とから構成される。

【0004】102はROM3からCPU4へプログラムを送 ードサイクルが起動されると、DMAC50に対してDMA応る命令バス、103および104はCPU4とBCU60とを 50 答信号503がアサートされる。それを受けて、DMA開

接続するCPUアドレスバスおよびCPUデータバス、120 はCPU4からBCU6 0に対するリード信号、121はライ ト信号、122はBCU60からCPU4に対する応答信号、 5 5 0 はDMAC 5 0 からBCU 6 0 に対するDMA開始信号、 5 51はDMA転送における転送元アドレス、552はDMA転 送における転送先アドレス、553はBCU60からDMAC 5 0 に対するDMA応答信号、108はディスク I / F 7 からDMAC50に対するチャネル1DMA起動要求、109 はエラー計算回路8からDMAC50に対するチャネル2DM A起動要求、110はホストI/F9からDMAC50に対 するチャネル3ホストDMA起動要求、111はMPEG I/ F 10からDMAC50に対するチャネル3MPEG DMA起動要 求、554はBCU60とディスクI/F7、エラー計算 回路8、ホストI/F9およびMPEG I/F10とを接 続するIOバス、115は光ディスク装置などのデータ 記録デバイスと情報処理装置20とを接続するディスク データ線、116はパソコンなどのホストコンピュータ と情報処理装置20とを接続するホストデータ線、11 7はMPEGデコーダなどのMPEGデータ処理回路と情報処理 装置20とを接続するMPEGデータ線である。

【0005】以上のように構成された従来の情報処理装置におけるディスクからのリード動作を説明する。リード動作は、ディスクデータ線115を介して外部から入力されたデータに対してエラー訂正処理を実行し、ホストI/F9を介してホストコンピュータにデータを出力する動作である。リード動作の場合には、

- (1) DMAチャネル1:ディスク I / F 7 から外部メモ リ 2 へのデータ転送
- (2) DMAチャネル2:外部メモリ2からエラー計算回 10 路8へのデータ転送
  - (3) DMAチャネル3:外部メモリ2からホストI/F 9へのデータ転送

が並列に動作する。まずリード動作の場合の各チャネル の動作を簡単に説明する。

【0006】チャネル1ではディスクデータ線115を介して外部から入力されたエラー訂正処理前のデータを、ディスクI/F7から外部メモリ2に転送する。ディスクI/F7に一定のデータが蓄積されるとDMAC50に対してチャネル1DMA起動要求108がアサートされる。チャネル1DMA起動要求108がアサートされると、DMAC50からBCU60に対するDMA開始信号500がアサートされる。同時にディスクI/F7のアドレスを示すDMA転送元アドレス501、外部メモリ2のアドレスを示すDMA転送先アドレス502がBCU60に出力される。BCU60では、まずディスクI/F7からのリードサイクルが起動された後、リードしたデータを外部メモリ2へライトするライトサイクルが起動され、外部メモリ2へのライトが行われる。ディスクI/F7からのリードサイクルが起動されると、DMAC50に対してDMA応答信号503がアサートされる。それを受けてDMA応答信号503がアサートされる。それを受けてDMA応答

-2-

始信号500がネゲートされ1回のDMA転送は終了する。

【0007】チャネル2ではDMAチャネル1でディスク I/F7から外部メモリ2に転送されたデータをエラー 計算回路8に転送する。エラー計算回路8が計算可能状 態になると、DMAC50に対してチャネル2DMA起動要求 109がアサートされる。チャネル2DMA起動要求10 9がアサートされると、DMAC50からBCU60に対するD MA開始信号500がアサートされる。同時に外部メモリ 2のアドレスを示すDMA転送元アドレス501、エラー 計算回路8のアドレスを示すDMA転送先アドレス502 がBCU60に出力される。BCU60では、まず外部メモリ 2からのリードサイクルが起動された後、リードしたデ ータをエラー計算回路8ヘライトするライトサイクルが 起動され、エラー計算回路8へのライトが行われる。外 部メモリ2からのリードサイクルが起動されると、DMAC 50に対してDMA応答信号503がアサートされる。そ れを受けてDMA開始信号500がネゲートされ、1回のD MA転送は終了する。

【0008】チャネル3ではエラー訂正が終了した外部 20 メモリ上のデータをホストI/F9に転送する。ホスト I/F9で外部へデータ転送が可能になるとDMAC50に 対してチャネル3DMA起動要求110がアサートされ る。以下の動作はチャネル2の場合と同様である。

【0009】以上、各チャネルのDMA転送動作を説明し たが、実際には各チャネルの起動要求は並列に行われる ので、その場合の動作を図6に示す動作タイミング図を 用いて説明する。同図は、各チャネルの起動要求108 ~111、DMAC50とBCU60とのインターフェイス信 号500~503、IOパス504、外部データバス1 01の状態をマシンサイクルと呼ばれるタイミング毎に 示している。信号は全てロー状態の時に信号がアサート されたことを示すアクティブロー信号である。また、I Oバスを介した各IO(ディスクI/F、エラー計算回 路、ホストI/F)に対するアクセスはリード/ライト とともに2マシンサイクル、外部メモリに対するアクセ スはリード/ライトとともに1マシンサイクルであると し、時間が経過する順にタイミング毎に説明する。ま た、DMAC50において複数チャネルのDMA起動要求が同 時に発生した場合には、チャネル3、チャネル2、チャ 40 ネル1の順番で実行するものとする。さらに、各チャネ ルに対する起動要求108~111は1マシンサイクル だけアサートされる。

【0010】(タイミングt1)ディスクI/F7からチャネル1起動要求108が、エラー計算回路8からチャネル2起動要求109が、ホストI/F9からチャネル3起動要求110がアサートされる。各起動要求を受けて、DMAC50で調停が行われチャネル3DMAが最初に実行される。DMAC50からDMA開始信号500がアサートされるとともに外部メモリ2のアドレスを示すDMA転

送元アドレス501、ホストI/F9のアドレスを示す DMA転送先アドレス502が出力される。

【0011】BCU60では、DMA開始信号500のアサートを受けてチャネル3に対する外部メモリ2からのリードの起動準備がされる。BCU60では図6において〇で示すタイミングでバス調停が行われる。なお、受け付けられたDMA開始要求に該当するバスサイクルを矢印で指し示す。

【0012】 (タイミングt2) 外部メモリ2からのリ 10 ードサイクル (外部データバス101のR(3) はチャネル3のリード動作を示す) が開始される。チャネル3 のリードサイクルが開始されたので、DMA応答信号50 3がアサートされる。さらに、外部メモリのアクセスは 1サイクルで終了する為にホストI/F9に対するライトの起動準備がされる。

【0013】(タイミングt3)タイミングt2でDMA 応答信号503がアサートされたので、引き続きチャネル2に対するDMA開始信号500がアサートされるとともに、外部メモリ2のアドレスを示すDMA転送元アドレス501、エラー計算回路8のアドレスを示すDMA転送先アドレス502が出力される。また、BCU60ではチャネル3の外部メモリからのリードが完了しているので、ホストI/F9に対するライトが開始される(IOバス504のW(3)はチャネル3のライト動作を示す)。さらに、チャネル2に対する外部メモリ2からのリードサイクルの起動準備がされる。

【0014】 (タイミング t 4) ホスト I / F 9 に対するライト動作を実行中である。また、ライト動作がタイミング t 3 で開始されたので、ホスト I / F 9 からは次の起動要求110がアサートされる。また、BCU 60では外部メモリ2に対するチャネル2のリードサイクルが実行され、DMA応答信号503がアサートされる。さらに、エラー計算回路8に対するライトの起動準備がされる。

【0015】 (タイミング t 5) タイミング t 4でDMA 応答信号503がアサートされたので、引き続きチャネル1に対するDMA開始信号500がアサートされるとともに、ディスク I / F 7のアドレスを示すDMA転送元アドレス501、外部メモリ2のアドレスを示すDMA転送先アドレス502が出力される。また、チャネル2の外部メモリからのリードが完了しているので、エラー計算回路8に対するライトが開始される(I Oバス504のW(2)はチャネル2のライト動作を示す)。

【0016】 (タイミング t 6) エラー計算回路 8 に対するライト動作を実行中である。また、ライト動作がタイミング t 5 で開始されたので、エラー計算回路 8 からは次の起動要求 1 0 9 がアサートされる。BCU 6 0 では、ディスク I / F 7 からのリードの起動準備がされる

50 【0017】 (タイミング t 7) ディスク I / F 7 から

5

のリードサイクルが開始され、DMA応答信号503がア サートされる。

【0018】 (タイミング t 8) タイミング t 7でDMA 応答信号503がアサートされたので、引き続きチャネ ル3に対するDMA開始信号500がアサートされるとと もに、外部メモリ2のアドレスを示すDMA転送元アドレ ス501、ホストI/F9のアドレスを示すDMA転送先 アドレス502が出力される。また、ディスクI/F7 に対するリード動作を実行中であり、ディスクI/F7 からは次の起動要求108がアサートされる。BCU60 では、チャネル1に対する外部メモリ2へのライトの起 動準備がされる。

【0019】 (タイミング t 9) チャネル1に対する外 部メモリ2へのライトが開始され、チャネル3に対する 外部メモリ2からのリードの起動準備がされる。

【0020】 (タイミング t 10~ t 17) タイミング t2~t9の繰り返しになるので、記載を省略する。 [0021]

【発明が解決しようとする課題】以上のように複数のチ ャネルのDMA要求が並列して発生した場合(図6のタイ ミングt1)に、従来の情報処理装置では、DMACからBC Uに対するDMA開始要求が1系統しかない為に、各チャネ ルのDMA転送を順番に実行せざるを得ない。この為、高 倍速で回転する光ディスク装置のエラー訂正処理のよう な、高速にデータ転送を要求される応用においては大き な問題となる。さらにIOバスが1系統しかない場合に は、IOバスに接続された回路に対するライト動作に引 き続き、IOバスに接続された回路に対するリード動作 が実行された場合(図6のタイミング t5~t8および タイミング t 13~t16) には、外部メモリに対する バスサイクルに空きが生じてしまい、外部メモリの性能 を十分に引き出せないという問題がある。さらに、この 問題は高速な外部メモリの使用、メモリバス幅の拡大、 あるいはDRAM内蔵といった方法により、外部メモリバス バンド幅(データ転送能力)が内部IOバスバンド幅に 比べて大きくなるに従って顕著になる。

【0022】本発明はかかる点に鑑み、複数のチャネル のDMA要求が並列して発生した場合にも高速にデータ転 送を行うことができるとともに、外部メモリの性能を十 分に引き出すことが可能な情報処理装置を提供すること を目的とする。

### [0023]

【課題を解決するための手段】この課題を解決するため 請求項1記載の本発明の情報処理装置は、少なくとも2 つ以上のチャネルを有し、該チャネルごとに独立してDM A (ダイレクト・メモリ・アクセス) 要求を生成するDMA 制御手段と、前記DMAの対象となる資源の中で並列にDMA が実行される資源に対しては各々独立したバスインター フェイス手段と、前記DMA要求およびDMA以外のバスマス

して調停を行う調停手段とを有するバス制御手段を備え る構成としたものである。

【0024】これにより、複数チャネルのDMAを並列に 実行する。また請求項2記載の本発明の情報処理装置 は、請求項1記載の本発明の情報処理装置に対して、バ ス制御手段は複数のバスアクセス要求が同時に発生した 場合に、その優先順位を設定する優先順位レジスタを備 え、前記優先順位レジスタに設定された値に従って調停 を行う構成としたものである。

【0025】これにより、設定された優先順位に従って 複数チャネルのDMAを並列に実行する。

【0026】また請求項3記載の本発明の情報処理装置 は、請求項1記載の本発明の情報処理装置に対して、バ スインターフェイス手段は、前記DMAの対象となる資源 のアクセスにおいて、DMA発生の頻度が少ない資源に対 してはアクセス時間を延ばす構成としたものである。 【0027】これにより、低消費電力化を実現する。 [0028]

【発明の実施の形態】以下、本発明の実施の形態につい て、図1から図4を用いて説明する。

【0029】図1は本発明の実施の形態におけるエラー 訂正処理を実行する情報処理装置のブロック図を示して いる。図1において、1は情報処理装置、2は外部メモ リ、100および101は情報処理装置1と外部メモリ 2とを接続する外部アドレスバスおよび外部データバス である。情報処理装置1は、ROM3と、中央処理装置 (以下CPUと記す) 4と、3チャネルのダイレクト・メ モリ・アクセス・コントローラ(以下DMACと記す)5 と、バス制御装置(以下BCUと記す) 6と、ディスク I /F7と、エラー計算回路8と、ホストI/F9と、MP EG I/F10とから構成される。

【0030】102はROM3からCPU4へプログラムを送 る命令バス、103および104はCPU4とBCU6とを接 続するCPUアドレスバスおよびCPUデータバス、120は CPU4からBCU6に対するリード信号、121はライト信 号、122はBCU6からCPU4に対する応答信号、105 a、106aおよび107aはそれぞれDMAチャネル 1、2、3のDMA開始信号、105b、106bおよび 107bはそれぞれDMAチャネル1、2、3のDMA転送に おける外部メモリ2のアドレスを示すDMAアドレス、1 05c、106cおよび107cはそれぞれDMAチャネ ル1、2、3のBCU6からDMAC5に対するDMA応答信号、 105dおよび107dはDMA転送の方向を示すDMA方向 信号、107eはDMA転送の対象となるデバイスを示すD MAデバイス信号、108はディスクI/F7からDMAC5 に対するチャネル1DMA起動要求、109はエラー計算 回路8からDMAC5に対するチャネル2DMA起動要求、1 10はホストI/F9からDMAC5に対するチャネル3ホ ストDMA起動要求、111はMPEG I/F10からDMAC5 タからの要求が同時に発生した場合に各バスごとに独立 50 に対するチャネル3MPEG DMA起動要求、112はBCU6

13

とディスクI/F7とを接続するディスク系IOバス、113はBCU6とエラー計算回路8とを接続するエラー処理系IOバス、114はBCU6とホストI/F9およびMPEGI/F10とを接続するホスト系IOバス、115は光ディスク装置などのデータ記録デバイスと情報処理装置1とを接続するディスクデータ線、116はパソコンなどのホストコンピュータと情報処理装置1とを接続するホストデータ線、117はMPEGデコーダなどのMPEGデータ処理回路と情報処理装置1とを接続するMPEGデータ線である。

【0031】また、図2にDMAC5およびBCU6のブロッ ク図を示す。図2において、51はDMA転送を制御するD MA制御レジスタであり、チャネル1DMA方向信号105 d、チャネル3DMA方向信号107dおよびチャネル3D MAデバイス信号107eを出力する。52は周辺プロッ クからのDMA起動要求信号108~111、BCU6からの DMA応答信号105c、106cおよび107cを入力 とし、BCU6に対してDMA開始要求信号105a、106 aおよび107aを出力するDMA起動制御回路、53、 54、55はそれぞれチャネル1、2、3のDMAアドレ ス/転送回数制御回路であり、BCU6に対してDMAアドレ ス105b、106bおよび107bを出力するととも に、転送回数のカウントを行い、残り転送回数501、 502および503を出力する。チャネル1DMAアドレ ス/転送回数制御回路53は、転送回数レジスタ56、 転送回数カウンタ57、アドレスレジスタ58、アドレ ス加算器59から構成される。また、他のチャネルのDM Aアドレス/転送回数制御回路も同様な構成になってい る。61はCPU4、DMAチャネル1、2、3の要求が同時 に発生した場合に、その優先順位を設定する優先順位レ ジスタであり、優先順位信号601を出力する。62は 優先順位信号601に従ってバスアクセスの調停を行う 調停回路、602はバス調停回路62で調停された後出 力されるバスサイクル起動信号、63はパスサイクル起 動信号602に従って各バスとのインターフェイスを司 るバスインターフェイス回路である。

【0032】以上のように構成された本発明の実施の形態による情報処理装置について、以下その動作を説明する。

【0033】本実施の形態の情報処理装置においては、外部メモリ2に対するバスマスタはCPU4、DMAチャネル1、2、3の4つが存在する。CPU4が外部メモリ2からデータをリードする場合には、リード信号120をアサートし、アドレスをCPUアドレスバス103に出力する。リード信号120がアサートされると、BCU6では外部メモリ2に対するリード動作を実行しデータをリードする。外部メモリからのリードは外部アドレスバス100、外部データバス101を介して行われる。終了するとBCU6から応答信号122がアサートされ、CPUデータバス104を介してデータがCPUへ送られリード動作

は完了する。また、CPU 4 が外部メモリ 2 にデータをライトする場合には、ライト信号 1 2 1 をアサートし、アドレスをCPUアドレスバス 1 0 3 に出力する。ライト信号 1 2 1 がアサートされると、BCU 6 ではCPUデータバス 1 0 4 のデータを外部メモリ 2 にライトする。外部メモリへのライトが終了するとBCU 6 から応答信号 1 2 2 がアサートされライト動作は完了する。

【0034】次に、DMAによるデータ転送動作を説明する。本情報処理装置においては、大きく2つの動作が存在する。1つは、ディスクデータ線115を介して外部から入力されたデータに対してエラー訂正処理を実行してホストI/F9を介してホストコンピュータにデータを出力するリード動作である。もう1つはホストコンピュータから入力されたデータに対してエラー訂正処理を実行して、ディスクI/F7を介して外部にデータを出力するライト動作である。さらに、リード動作の場合のデータ転送先は、ホストコンピュータだけでなく、MPEGI/F10を介してMPEGデータ処理回路にも転送可能となっている。リード動作の場合には、

- (1) DMAチャネル1:ディスクI/F7から外部メモ リ2へのデータ転送
- (2) DMAチャネル2:外部メモリ2からエラー計算回 路8へのデータ転送
- (3) DMAチャネル3:外部メモリ2からホストI/F 9へのデータ転送、または外部メモリ2からMPEG I/ F10へのデータ転送

が並列に動作する。また、ライト動作の場合には、

- (1) DMAチャネル1:外部メモリ2からディスクI/F7へのデータ転送
- 0 (2) DMAチャネル2:外部メモリ2からエラー計算回路8へのデータ転送
  - (3) DMAチャネル3:ホストI/F9から外部メモリ 2へのデータ転送

が並列に動作する。以下にリード動作の場合の各チャネルの動作を簡単に説明する。

【0035】チャネル1ではディスクデータ線115を介して外部から入力されたエラー訂正処理前のデータを、ディスクI/F7から外部メモリ2に転送する。ディスクI/F7に一定のデータが蓄積されるとDMAC5に40対してチャネル1DMA起動要求108がアサートされる。チャネル1DMA起動要求108がアサートされると、DMAC5内のDMA起動制御回路52からBCU6に対するチャネル1DMA開始信号105aがアサートされる。同時にチャネル1アドレスレジスタ58の内容がDMAアドレス105bとしてBCU6に出力される。BCU6では、調停回路62によってチャネル1DMAが受け付けられ、まずディスクI/F7からのリードサイクルが起動される。ここで、ディスクI/F7から外部メモリ2への転送であることは、チャネル1DMA方向信号105dによって示されている。リードしたデータはディスク系IO

バス112を介してバスインターフェイス回路63に取り込まれる。そして、外部メモリ2へのライトサイクルが起動され外部メモリ2へのライトが行われる。ディスクI/F7からのリードサイクルが起動されると、調停回路62からはDMAC5に対してDMA応答信号105cがアサートされる。それを受けて、チャネル1DMA開始信号105aがネゲートされるとともに、アドレス加算器59でアドレスが加算され(本実施の形態では+4)、次のDMAアドレスがアドレスレジスタ58にセットされる。また、転送回数カウンタ57では転送回数が一1されて残り転送回数が転送回数レジスタ56にセットされる。チャネル1DMA転送では以上のような動作が繰り返され、残り転送回数501が"0"になると転送は終了する。

【0036】チャネル2ではDMAチャネル1でディスク I/F7から外部メモリ2に転送されたデータをエラー計算回路8に転送する。エラー計算回路8が計算可能状態になると、DMAC5に対してチャネル2DMA起動要求109がアサートされると、DMAC5内のDMA起動制御回路52でBCU6に対するチャネル2DMA開始信号106aがアサートされるとともにチャネル2DMAアドレス106bがBCU6に出力される。BCU6では、調停回路62によってチャネル2DMAが受け付けられ、外部メモリ2からのリードサイクルが起動される。リードしたデータは外部データバス101を介してバスインターフェイス回路63に取り込まれる。そして、エラー計算回路8へのライトサイクルが起動されエラー処理系IOバス113を介してライトが行われる。

【0037】チャネル3ではエラー訂正が終了した外部 30 メモリ上のデータをホストI/F9に転送する。ホスト I/F9で外部へデータ転送が可能になるとDMAC5に対 してチャネル3DMA起動要求110がアサートされる。 チャネル3DMA起動要求110がアサートされると、DMA C5内のDMA起動制御回路52でBCU6に対するチャネル 3DMA開始信号107aがアサートされるとともにチャ ネル3DMAアドレス107bがBCU6に出力される。BCU 6では、調停回路62によってチャネル3DMAが受け付 けられ、外部メモリ2からのリードサイクルが起動され る。ここで、外部メモリ2からホストI/F9への転送 であることは、チャネル3DMA方向信号107dおよび チャネル3DMAデバイス信号107eによって示されて いる。リードしたデータは外部データバス101を介し てバスインターフェイス回路63に取り込まれる。そし て、ホストI/F9へのライトサイクルが起動されホス ト系 I Oバス114を介してライトが行われる。

ポイントとなる。
【0039】次にDMA各チャネルの並列動作を図3に示す動作タイミング図を用いて説明する。同図は、各チャネルの起動要求108~111、DMACとBCUとのインターフェイス信号105a~105d、106a~106c、107a~107e、ディスク系IOバス112、エラー処理系IOバス113、ホスト系IOバス114、外部データバス101の状態をマシンサイクルと呼ばれるタイミング毎に示している。信号は全てロー状態の時に信号がアサートされたことを示すアクティブロー信号であるとし、IOバスを介した各IO(ディスクI/F、エラー計算回路、ホストI/F)に対するアクセスはリード/ライトとともに1マシンサイクルであるとし、時間が経過する順にタイミング

10

の順番で優先順位が設定されているものとする。さら に、各チャネルに対する起動要求108~111は1マ シンサイクルだけアサートされる。

毎に説明する。また、バス制御装置内にある優先順位レ

ジスタ61には、チャネル3、チャネル2、チャネル1

【0040】 (タイミング t 1) ディスク I / F 7 から チャネル1 起動要求 108が、エラー計算回路 8 からチャネル2 起動要求 109が、ホスト I / F 9 からチャネル3 起動要求 110がアサートされる。各起動要求を受けて、DMAC 5 内のDMA起動制御回路からBCU 6 に対してチャネル1 開始信号 105 a、チャネル2 開始信号 106 a、チャネル3 開始信号 107 aがアサートされる。また、各チャネルのDMAの対象となる外部メモリ2のアドレスを示すDMAアドレス 105 b、106 b、107 bが出力される。

【0041】BCU6では、各チャネルの開始信号がアサートされると優先順位信号601の値に従って、調停回路62で調停を行う(実際にバスサイクルが始まるのは次のサイクル)。起動要求があるバスサイクルはチャネル1のディスクI/F7からのリードである。ディスクI/F7からのリードの起動準備、チャネル3の優先順位が高い為にチャネル3に対する外部メモリ2からのリードの起動準備がされる。BCU6では図3において〇で示すタイミングでバス調停が行われる。なお、受け付けられたDMA開始要求に該当するバスサイクルを矢印で指し示す。

【0042】 (タイミング t 2) ディスク I / F 7 からのリードサイクル (ディスク I Oバス 1 1 2 の R (1) はチャネル1のリード動作を示す) が開始される。チャネル1のリードサイクルが開始されたので、チャネル1 応答信号 105 c がアサートされる。また、外部メモリ2からのリードサイクル (外部データバス 101の R (3) はチャネル3のリード助作を示す) が開始されたので、チャネル3のリードサイクルが開始されたので、チャネル3のリードサイクルが開始されたので、チャネル3のリードサイクルが開始されたので、チャネル3のリードサイクルが開始されたので、チャネル3のリードサイクルが開始されたので、チャネル3のリードサイクルが開始されたので、チャネル3のリードサイクルが開始されたので、チャネル3のリードサイクルが開始されたので、チャネル3のリードサイクルが開始されたので、チャネル3のリードサイクルが開始されたので、チャネル3のリードサイクルが開始されたので、チャネル3のリードサイクルが開始されたので、チャネル3のサイクルが開始されたので、チャネル3 のリードサイクルが開始されたので、チャネル3 のリードサイクルが開始されたので、チャネル3 のリードサイクルが開始されたので、チャネル3 のリードサイクル (ディスク I Oバス 1 1 2 0 R (1) はチャネル3 のリードサイクルが開始されたので、チャネル3 のリードサイクルが開始されている。

30

11

ャネル3応答信号107cがアサートされる。さらに、チャネル3の外部メモリのアクセスは1サイクルで終了する為にホストI/F9に対するライトの起動準備、およびチャネル2の外部メモリからのリードの起動準備がされる。

【0043】 (タイミングt3) タイミングt2でチャ ネル1応答信号105cおよびチャネル3応答信号10 7 c がアサートされたので、チャネル1 開始信号105 aおよびチャネル3開始信号107aがネゲートされる とともに、チャネル1DMAアドレス105bおよびチャ ネル3DMAアドレス107bも有効な値の出力を終了す る。ディスク I / F 7 からのリードサイクルは 2 サイク ルかかるために実行中である。また、チャネル3の外部 メモリからのリードが完了しているので、ホストI/F 9に対するライトが開始される(ホストIOバス114 のW(3)はチャネル3のライト動作を示す)。さら に、チャネル2に対する外部メモリ2からのリードサイ クルが開始され、チャネル1応答信号106cがアサー トされる。チャネル2の外部メモリからのリードが完了 する為にエラー計算回路8に対するライトの起動準備、 チャネル1のディスク I / F 7からのリードが完了する 為にチャネル1の外部メモリへのライトの起動準備がさ れる。

【0044】 (タイミング t 4) ディスク I / F 7 から チャネル1 起動要求 108が、ホスト I / F 9 からチャネル3 起動要求 110がアサートされる。各起動要求を受けて、DMAC 5 内のDMA起動制御回路からBCU 6 に対してチャネル1 開始信号 105 a、チャネル3 開始信号 107 aがアサートされる。また、各チャネルのDMAの対象となる外部メモリ2のアドレスを示すDMAアドレス 105 b、107 bが出力される。一方、タイミング t 3でチャネル2 応答信号 106 cがアサートされたので、チャネル2 開始信号 106 aがネゲートされるとともに、チャネル2アドレス 106 b は有効な値の出力を終了する。

【0045】BCU6では、チャネル開始信号がアサートされたので、チャネル1のディスクI/F7からのリードの起動準備、チャネル3の外部メモリ2からのリードの起動準備がされる。また、エラー計算回路8に対するライトサイクル、チャネル1の外部メモリへのライトサイクルが実行される。

【0046】(タイミング t 5) エラー計算回路 8 から チャネル 2 起動要求 109 が アサートされ、BCU 6 に対 してチャネル 2 開始信号 106 a が アサートされるとと もにDMAアドレス 106 b が出力される。ディスク I / F 7 からのリードサイクルが開始され、チャネル 1 応答信号 105 c が アサートされる。また、外部メモリ 2 からのリードサイクルが開始され、チャネル 3 応答信号 107 c が アサートされる。さらに、チャネル 3 の外部メモリのアクセスは 1 サイクルで終了する為にホスト I / 50

12

F9に対するライトの起動準備、およびチャネル2の外部メモリからのリードの起動準備がされる。

【0047】 (タイミング $t6\sim t11$ ) タイミング $t3\sim t5$ の繰り返しになるので、記載を省略する。

【0048】以上説明したように本実施の形態における情報処理装置では、外部メモリ2のバスサイクルに空きが生じることなく各チャネルのDMA転送が並列して高速に実行される。例えば、従来の情報処理装置では図6に示すように8マシンサイクルごとに3チャネルのDMAが実行されていくのに対して、本実施の形態における情報処理装置では図3に示すよう3マシンサイクルごとに実行されていく。

【0049】次に、ホストI/F9に代わってMPEG I/F10から外部にデータを出力する場合の動作を図4の動作タイミング図に示す。MPEG I/F10から外部にデータを出力する場合には、データ出力の速度がホストI/F9から出力する場合に比べて遅い為に、図3に示したようにホストI/F9からの起動要求110は3マシンサイクルごとにアサートされるのに対して、MPEG I/F10からの起動要求111は6マシンサイクルごとにアサートされる。そして、IOバスを介したMPEG I/F10に対するアクセスはリード/ライトとともに4マシンサイクルで実行される。なお、その他の条件は図3の場合と同様である。

【0050】(タイミング t 1) ディスク I / F 7 から チャネル1起動要求108が、エラー計算回路8からチャネル2起動要求109が、MPEG I / F 10からチャネル3起動要求111がアサートされる。各起動要求を受けて、DMAC 5 内のDMA起動制御回路からBCU 6 に対してチャネル1開始信号105a、チャネル2開始信号106a、チャネル3開始信号107aがアサートされる。また、各チャネルのDMAの対象となる外部メモリ2のアドレスを示すDMAアドレス105b、106b、107bが出力される。

【0051】BCU6では、各チャネルの開始信号がアサートされると優先順位信号601の値に従って、調停回路62で調停を行う(実際にバスサイクルが始まるのは次のサイクル)。起動要求があるバスサイクルはチャネル1のディスクI/F7からのリードである。ディスクI/F7からのリードの起動準備、チャネル3の優先順位が高い為にチャネル3に対する外部メモリ2からのリードの起動準備がされる。

【0052】(タイミングt2)ディスクI/F7からのリードサイクル(ディスクIOバス112のR(1)はチャネル1のリード動作を示す)が開始される。チャネル1のリードサイクルが開始されたので、チャネル1 応答信号105cがアサートされる。また、外部メモリ2からのリードサイクル(外部データバス101のR(3)はチャネル3のリード動作を示す)が開始され

る。チャネル3のリードサイクルが開始されたので、チャネル3応答信号107cがアサートされる。さらに、チャネル3の外部メモリのアクセスは1サイクルで終了する為にMPEG I/F10に対するライトの起動準備、およびチャネル2の外部メモリからのリードの起動準備がされる。

【0053】 (タイミングt3) タイミングt2でチャ ネル1応答信号105cおよびチャネル3応答信号10 7 c がアサートされたので、チャネル1 開始信号105 a およびチャネル 3 開始信号 107 a がネゲートされる 10 とともに、チャネル1DMAアドレス105bおよびチャ ネル3DMAアドレス107bも有効な値の出力を終了す る。ディスク I / F 7 からのリードサイクルは 2 サイク ルかかるために実行中である。また、チャネル3の外部 メモリからのリードが完了しているので、MPEG I/F 10に対するライトが開始される(ホストIOバス11 4のW(3)はチャネル3のライト動作を示す)。 さら に、チャネル2に対する外部メモリ2からのリードサイ クルが開始され、チャネル2応答信号106cがアサー トされるとともに、エラー計算回路8に対するライトの 20 起動準備、チャネル1の外部メモリ2へのライトの起動 準備がされる。

【0054】 (タイミング t 4) ディスク I / F 7 から チャネル1 起動要求 108 がアサートされ、DMAC 5 内の DMA起動制御回路からBCU 6 に対してチャネル1 開始信号 105 a がアサートされる。また、チャネル1のDMAの 対象となる外部メモリ2のアドレスを示すDMAアドレス 105 b が出力される。一方、タイミング t 3 でチャネル2応答信号 106 c がアサートされたので、チャネル 2 開始信号 106 a がネゲートされるとともに、チャネ 30ル2 DMAアドレス 106 b は有効な値の出力を終了する。

【0055】BCU6では、チャネル開始信号がアサートされたので、チャネル1のディスクI/F7からのリードの起動準備がされる。また、エラー計算回路8に対するライトサイクル、チャネル1の外部メモリへのライトサイクルが実行される。MPEGI/F10に対するライトは実行中である。

【0056】(タイミング t 5)エラー計算回路 8 からチャネル 2 起動要求 1 0 9 がアサートされ、BCU 6 に対してチャネル 2 開始信号 1 0 6 a がアサートされるとともにDMAアドレス 1 0 6 b が出力される。ディスク 1 / F 7 からのリードサイクルが開始され、チャネル 1 応答信号 1 0 5 c がアサートされる。また、チャネル 2 の外部メモリからのリードの起動準備がされる。MPEG 1 / F 1 0 に対するライトは実行中である。

【0057】 (タイミング t 6) タイミング t 5 でチャネル1応答信号105 c がアサートされたので、チャネル1開始信号105 a がネゲートされるとともに、チャネル1DMAアドレス105 b は有効な値の出力を終了す

る。ディスク I / F 7 からのリードサイクルは 2 サイクルかかるために実行中である。 さらに、チャネル 2 に対する外部メモリ 2 からのリードサイクルが開始され、チャネル 2 応答信号 1 0 6 c がアサートされる。また、エラー計算回路 8 に対するライトの起動準備、チャネル 1

14

の外部メモリへのライトの起動準備がされる。MPEG I /F10に対するライトはこのサイクルで終了する。 【0058】 (タイミング t7) ディスク I /F7 からチャネル1起動要求108がアサートされ、DMAC5内の

DMA起動制御回路からBCU 6 に対してチャネル1開始信号 105 a がアサートされる。また、チャネル1のDMAの対象となる外部メモリ2のアドレスを示すDMAアドレス 105 b が出力される。一方、タイミング t 6 でチャネル2応答信号106 c がアサートされたので、チャネル2開始信号106 a がネゲートされるとともに、チャネル2アドレス106 b は有効な値の出力を終了する。

【0059】MPEG I/F10からチャネル3起動要求 111がアサートされ、チャネル3開始信号107aがアサートされる。

【0060】BCU6では、チャネル3開始信号107a がアサートされたので、チャネル3の外部メモリ2から のリードの起動準備がされる。また、エラー計算回路8 に対するライトサイクル、チャネル1の外部メモリへの ライトサイクルが実行される。

【0061】(タイミング t 8) エラー計算回路 8 から チャネル 2 起動要求 109 がアサートされ、BCU 6 に対してチャネル 2 開始信号 106 a がアサートされるとともにDMAアドレス 106 b が出力される。ディスク I / F 7 からのリードサイクルが開始され、チャネル 1 応答信号 105 c がアサートされる。また、チャネル 3 の外部メモリからのリードが開始される。

【0062】 (タイミング $t9\sim t11$ ) タイミング $t3\sim t5$ の繰り返しになるので、記載を省略する。

【0063】以上説明したように本実施の形態における情報処理装置では、MPEG I/F10からの起動要求111は6マシンサイクルごとにアサートされる為に、MPEGI/F10に対するアクセスが4サイクルかかっても、チャネル1および2の動作タイミングは図3で説明した場合と全く同じタイミングで実行され、各チャネル40のDMA転送が並列して実行される。そして、MPEGI/F10に対するアクセスは4マシンサイクルかけて行う為に、ホストI/F9に転送する場合に比べて低消費電力化が実現できる。このように、DMA起動の頻度によってアクセスサイクル数を調節することにより、低消費電力化が実現できる。

【0064】以上のように本発明の実施の形態によれば、DMACからバス制御装置にチャネルごとに独立して転送開始要求を出力し、バス制御装置でチャネル間の調停を行うとともに、チャネルごとに独立したバスを設ける 50 ことによりDMA転送が並列して高速に実行される。従っ

2 外部メモリ

- 3 ROM
- 4 CPU
- 5 DMAコントローラ
- 6 バス制御装置
- 7 ディスクI/F
- 8 エラー計算回路
- 9 ホストI/F
- 10 MPEG I/F
- 0 11 外部メモリ
  - 12 ROM
  - 100 外部アドレスバス
  - 101 外部データバス
  - 102 命令バス
  - 103 CPUアドレスバス
  - 104 CPUデータバス
  - 105a、106a、107a DMA開始信号
  - 105b、106b、107b DMAアドレス
  - 105c、106c、107c DMA応答信号
- 20 105d、107d DMA方向信号
  - 107e DMAデバイス信号
    - 108 チャネル1DMA起動要求
    - 109 チャネル2DMA起動要求
    - 110 チャネル3ホストDMA起動要求
    - 111 チャネル 3 MPEG DMA起動要求
    - 112 ディスク系 I Oバス
    - 113 エラー処理系IOバス
    - 114 ホスト系IOバス
    - 115 ディスクデータ線
    - 116 ホストデータ線 117 MPEGデータ線
    - 120 リード信号
    - 121 ライト信号
    - 122 応答信号
    - 123 外部応答信号

て、情報処理装置の性能を高めることが可能となる。

【0065】なお本発明の実施の形態では、外部メモリ2を有する構成を示したが、情報処理装置内にSRAMあるいはDRAMといったメモリを内蔵する構成にしてもよい。【0066】また本発明の実施の形態では、外部メモリ2と内部のIOバスのバス幅が同じ場合を示したが、バス幅が異なる場合には、バス制御装置6内のデータの並び替えを行う手段を設け、バス幅の小さい側のアクセスを複数回実行するようにしてもよい。

【0067】また本発明の実施の形態では、DMAチャネルを完全に独立化してバス制御装置6に対してDMA開始要求を出力し、チャネル間の調停は全てバス制御装置内で行っているが、全チャネルのうちの数チャネルをまとめて一つにして、バス制御装置6にDMA転送要求を出力する構成にして、まとめたチャネル間の調停のみDMAC5内で実行するようにしてもよい。

#### [0068]

【発明の効果】以上説明したように本発明によれば、複数のチャネルのDMA要求が並列して発生した場合にも高速にデータ転送を行うことができるとともに、外部メモリの性能を十分に引き出すことができるという有利な効果が得られる。

### 【図面の簡単な説明】

【図1】本発明の一実施の形態における情報処理装置の ブロック図

【図2】同実施の形態によるDMAコントローラおよびバス制御装置のブロック図

【図3】同実施の形態における情報処理装置の動作タイミング図

【図4】同実施の形態における情報処理装置の動作タイミング図


【図5】同従来の情報処理装置のブロック図

【図6】同従来の情報処理装置の動作タイミング図 【符号の説明】


1 情報処理装置

#### 【図6】


30




【図1】




【図2】



【図3】



【図4】



【図5】

